成人免费午夜在线观看,伊人久久精品,一区二区三区精品

楊德豪：基于事務(wù)的加速技術(shù)在RISC-V高速高質(zhì)量驗證中的應(yīng)用

思爾芯軟件工程師楊德豪就“基于事務(wù)的加速技術(shù)在RISC-V高速高質(zhì)量驗證中的應(yīng)用”這一主題進行了深入的探討。他詳細(xì)介紹了如何運用基于事務(wù)的加速技術(shù)（TBA）來提高RISC-V架構(gòu)的驗證效率，特別是在面對高復(fù)雜度、高精度要求的驗證過程中所面臨的挑戰(zhàn)和解決方案。

首先，楊德豪從RISC-V架構(gòu)的基本概況開始講起，分析了當(dāng)前仿真環(huán)境中存在的主要問題，尤其是微架構(gòu)設(shè)計和驗證時的限制。他指出，隨著自定義指令和不同指令集架構(gòu)（ISA）的不斷增加，驗證的規(guī)模和難度也在不斷提升。尤其在需要對內(nèi)存仿真結(jié)構(gòu)、時序、功耗以及芯片面積等方面進行嚴(yán)格把控時，如何有效進行驗證成為了一大難題。

為了應(yīng)對這些挑戰(zhàn)，楊德豪介紹了RISC-V的開源驗證工具——RVVI（RISC-V驗證接口），并闡述了如何將其集成到基于事務(wù)的加速技術(shù)中。通過使用RVVI的接口，驗證人員可以通過RVVI-Trace記錄通用寄存器的狀態(tài)，進行自動化比對，從而提升驗證效率。

楊德豪強調(diào)，盡管RVVI框架在驗證過程中發(fā)揮了重要作用，但其仍面臨一些性能瓶頸，例如生成trace和數(shù)據(jù)時的性能開銷，和軟件仿真器本身的性能限制。為此，基于事務(wù)的加速技術(shù)（TBA）應(yīng)運而生，TBA可以通過減少數(shù)據(jù)交互的周期，顯著提升驗證效率。通過將多個數(shù)據(jù)周期合并為一個事務(wù)，TBA能夠加速驗證過程，縮短驗證時間，并有效提升硬件的測試吞吐量。

在展示了TBA的具體應(yīng)用后，楊德豪進一步解釋了該技術(shù)如何通過提升測試效率，減少不必要的時間開銷，幫助工程師更快完成仿真任務(wù)。此外，TBA與虛擬原型的結(jié)合，也能加速軟硬件的協(xié)同設(shè)計，提高開發(fā)效率，尤其是在系統(tǒng)級自動仿真環(huán)境的構(gòu)建過程中，幫助SOC（系統(tǒng)芯片）設(shè)計完成更快速的驗證。

通過與RVVI和TBA技術(shù)的結(jié)合，楊德豪展示了該技術(shù)如何有效提升RISC-V架構(gòu)驗證的準(zhǔn)確性和效率。他還提到，在實際的驗證案例中，使用RVVI技術(shù)可以在純軟件仿真環(huán)境中實現(xiàn)高達60%的性能提升，顯著縮短了測試所需的時間。

楊德豪的分享還強調(diào)了思爾芯公司在數(shù)字前端驗證工具領(lǐng)域的技術(shù)積累與創(chuàng)新。公司通過20多年的深耕，已成為全球領(lǐng)先的功能驗證和數(shù)字前端解決方案提供商。公司目前已為全球600多個客戶提供服務(wù)，并且在硅谷、首爾、上海、西安等地設(shè)有研發(fā)中心。

此次技術(shù)分享不僅為業(yè)界提供了關(guān)于如何通過先進的加速技術(shù)優(yōu)化RISC-V驗證過程的寶貴經(jīng)驗，同時也為今后的微架構(gòu)驗證工作提供了新的思路和技術(shù)支持。

范宇杰：RISC-V驗證工具STING的應(yīng)用與挑戰(zhàn)

隨著RISC-V架構(gòu)在高性能計算（HPC）和人工智能（AI）領(lǐng)域的迅猛發(fā)展，如何有效地進行RISC-V芯片的驗證已經(jīng)成為了芯片開發(fā)過程中的一項重大挑戰(zhàn)。新思科技應(yīng)用工程師范宇杰詳細(xì)介紹了如何借助RISC-V隨機測試生成器（STING）來解決HPC驗證中的一系列難題。

在RISC-V的HPC應(yīng)用領(lǐng)域，隨著計算復(fù)雜度的增加，驗證工作面臨的困難也越來越多。范宇杰指出，在RISC-V的多核和系統(tǒng)級驗證中，涉及的驗證任務(wù)往往需要在不同層級的硬件架構(gòu)中進行協(xié)調(diào)，這不僅需要保證指令集架構(gòu)（ISA）的穩(wěn)定性，還要處理多核一致性、內(nèi)存一致性等問題。此外，虛擬化技術(shù)在RISC-V中的應(yīng)用，也使得調(diào)試過程變得更加復(fù)雜，尤其是在定位軟件層次的bug時，常常需要花費數(shù)月時間才能最終解決問題。

STING工具的優(yōu)勢

為了應(yīng)對這些驗證挑戰(zhàn)，STING工具作為一款高效的測試生成器，提供了強大的系統(tǒng)級驗證功能。STING能夠支持多核架構(gòu)，并配置整個系統(tǒng)的地址空間、緩存層級等參數(shù)。范宇杰介紹，STING通過在底層隨機生成測試場景，可以在較短的時間內(nèi)對復(fù)雜的硬件進行驗證，從而加速驗證過程。STING所生成的測試場景，不僅支持對指令集的擴展進行驗證，還能模擬多種復(fù)雜的異常場景，極大地提高了驗證的覆蓋面和準(zhǔn)確性。

STING的另一個突出特點是其可以將驗證場景轉(zhuǎn)換為二進制文件，用戶可以在不同平臺上進行驗證復(fù)現(xiàn)，這對于硬件驗證中難以重復(fù)的bug復(fù)現(xiàn)尤為重要。通過這種方法，驗證團隊能夠在多個平臺間快速定位問題，并減少調(diào)試時間。

通過結(jié)合STING和ImperasDV工具，范宇杰展示了一個完整的驗證流程。STING不僅能生成高質(zhì)量的測試數(shù)據(jù)，還能夠在測試后進行精確的錯誤檢查，這使得在HPC系統(tǒng)驗證中，發(fā)現(xiàn)并解決微架構(gòu)級bug變得更加高效。在客戶應(yīng)用中，STING成功發(fā)現(xiàn)了多個微架構(gòu)級bug，包括EPU和MMU等模塊的問題，為RISC-V芯片的驗證提供了有力的支持。

在芯片驗證過程中，STING工具無疑為RISC-V驗證提供了一個強有力的解決方案。通過精確的系統(tǒng)級驗證和高效的測試生成，STING不僅能夠解決RISC-V在HPC領(lǐng)域面臨的驗證難題，還能幫助開發(fā)團隊加速驗證進程，提升產(chǎn)品的穩(wěn)定性和可靠性。隨著RISC-V技術(shù)的不斷發(fā)展，像STING這樣的驗證工具必將成為芯片開發(fā)中不可或缺的利器。

范宇杰的分享為在場的技術(shù)人員提供了寶貴的經(jīng)驗，并展示了如何通過創(chuàng)新的驗證工具推動RISC-V技術(shù)在高性能計算和人工智能領(lǐng)域的廣泛應(yīng)用。